System on Chip Design
wv.scd-en.v, 42 Lektionen in HS2022
Lektionen (alle vorbei)
Und 30 weitere. Alle im Stundenplan
Modulbeschreibung 19HS
Ein System on Chip (SoC) vereint Mikroprozessoren mit weiteren Komponenten wie FPGA-Fabric (programmierbare Logik), GPU, DSP oder Beschleunigern für künstliche Intelligenz auf einem Chip. Für die Kommunikation nach aussen stehen üblicherweise schnelle serielle Transceiver zur Verfügung. Daraus resultiert ein hochflexibles System, auf dem performancehungrige Echtzeitanwendungen frei partitioniert und somit effizient implementiert werden können. Dieses Modul stellt die Komponenten und die Peripherie eines SoC vor. Im Labor werden Software und Linux mit programmierbarer Logik und Hardwareblöcken zur Zusammenarbeit gebracht. Mittels Simulation der Signal-Integrität, Timing-Analyse und Schätzung des Energieverbrauchs und Wärmeabführung werden Funktion und Robustheit gewährleistet.
- ECTS
- 4
- Institut
- T InES
- Verantwortung
- Tobias Welti
- Sprache
- ( ) Deutsch (X) Englisch
Modulinhalte
- Aufbau eines SoC mit Dualcore ARM Cortex-A9 und Hard-Peripherie, zusammen mit FPGA Fabric - Konfigurieren von Intellectual Property (IP) mit einem SoC-Konfigurierungs-Tool - Nutzung von FPGA Hard-IPs: - BlockRAM - FIFO - PLL - DDR3 SDRAM-Controller - High Speed Digital I/O (PECL, LVDS, SSTL) - Simulation von Logik, IP-Blöcken und Speicher - FPGA Timing Analyse und Synthese basierend auf der Synopsis Design Constraint (SDC) Sprache - Simulation der Signalintegrität auf einem PCB
Voraussetzungen
ET-Studierende: DT und PM2, IT-Studierende: INCO, CT1&2
Modulgeschichte
Version 5.0, gültig ab 01.02.2023
- Modulverantwortung: Tobias Welti (welo) statt Hans-Joachim Gelke (gelk)
- Kurzbeschrieb: Beschleunigern für künstliche Intelligenz auf einem Chip. Für die Kommunikation nach… statt mehrere Prozessorkerne, neu in 64-bit Architektur enthält. Die Entwicklung eines FPGA, ist ein kundenspezifisch…
- Modulinhalte: BlockRAM - FIFO - PLL - DDR3 SDRAM-Controller, Simulation von Logik, IP-Blöcken und Speicher statt Umsetzung Digitaler Signalverarbeitungsblöcke in FPGA mit Malab/Simulink - Signal…
- Voraussetzungen: ET-Studierende, INCO, CT1&2 statt Et-Studierende, Inco
Versionen
- 19HSt.BA.WV.SCD-EN.19HS